⑬日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A)

平2-135564

@Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)5月24日

G 06 F 15/16 12/00 G 10 H 7/00

3 5 0 3 0 3 TP

6745-5B 8841-5B 6255-5D

6255-5D

7/00 G 10 H

審査請求 未請求 請求項の数 1 (全11頁)

69発明の名称

データ処理装置

頭 昭63-289831 创特

願 昭63(1988)11月16日 @出

久多良木 ⑫発 明 者 榹

僿 直 東京都品川区北品川6丁目7番35号

ソニー株式会社内 ソニー株式会社内

@₹ 明 者 古 石橇 個発 明 署

俊 哉 東京都品川区北品川6丁目7番35号 東京都品川区北品川6丁目7番35号

ソニー株式会社内

ソニー株式会社 包出 頭 人

東京都品川区北品川6丁目7番35号

秀盛 弁理士 松隈 個代 理 人

データ処理装置 発明の名称

特許讀求の範囲

第1の実行サイクルを有し、そのサイクルに従 って実行動作を行うとともに共通のメモリに対し てデータの書込み及び読出しを行う第1の実行手 段と、

上記第1の実行サイクルとは異なる第2の実行 サイクルを有し、この第2の実行サイクルに従っ て実行動作を行うとともに上記共通メモリに対し てデータの書込み及び読出しを行う第2の実行手 段と、

上記第1と第2の実行手段とのいずれか一方を 選択的に上記共通メモリに接続して上記第1と第 2の実行手段のいずれか一方と上記共通メモリと の普込み又は読出しを行わせる選択手段と、

上記第1の実行手段が上記共通メモリに対して **香込み及び読出しを行わない非アクセス期間にお** いて上記第2の実行手段が上記共通メモリに対す る想込み及び読出しを可能にするように上記選択 手段を制御する制御手段と、

上記第2の実行手段が上記共通メモリに対して 世込み及び 説出しを行う期間が上配非アクセス期 間と略一致するようにデータを保持する上記第2 の実行手段と上記共通メモリとの間に設けられた 保持手段とを有するデータ処理装置。

発明の詳細な説明

以下の順序で本発明を説明する。

- 産業上の利用分野
- 発明の概要
- C 従来の技術
- D 発明が解決しようとする課題
- 課題を解決するための手段
- 作用 F
- 実 施 例
 - G: 実施例の全体の構成 (第 6 図)
 - G a 実施例の要部の構成 (第1図、第2図)
 - G。 実施例の他の要配の構成 (第3図、第4図)
 - G. 実施例の動作
 - C。実施例の要部の助作

特開平2-135564(2)

H 発明の効果

A 産業上の利用分野

本発明は、例えば電子楽器の音源データ処理用 に使用して好適なデータ処理装置に関する。

B 発明の概要

本発明は、例えば電子楽器の音源データ処理用に使用して好適なデータ処理装置において、実行サイクルの異なる第1及び第2の実行手段に対け、一方の実行手段の非りた表別間に他方の実行手段のアクセスを行うよとに調整するようにしたことで、メモリの共用化を計ったものである。

C 従来の技術

従来、電子楽器の音源またはゲーム機の効果音の音源として、例えば方形波信号をそれぞれ分周 比及びデューティ比が異なる複数のブリセット分 周器に供給し、各分周器から出力される個々の音

前述のようないわゆる電子音源を用いて、現実の各種楽器の音を再現するためには、極めて複雑な信号処理が必要であり、回路規模が大きくなるという問題があった。

近時、この問題を解消するために、現実の各種 楽器の音をデジタル録音して、これをメモリ(R OM)に哲き込んでおき、このメモリから所要の 楽器の信号を読み出すようにした、いわゆるサン プラ音源が其用されるようになった。

このサンプラ音源では、メモリの容異を節約するために、アジタル音声信号はデータ圧縮されてメモリに密き込まれ、メモリから説み出された圧増デジタル信号は伸長処理されて原デジタル音声信号に復する。

この場合、各楽器毎に特定の高さ(ピッチ)の音の信号だけをメモリに哲き込んでおき、メモリから読み出した信号をピッチ変換処理して、所望の高さの音の基本周波数信号を得るようにしている。

更に、フォルマントと呼ばれる、各楽器に特有

頭倡号(いわゆるポイス)を適宜のレベルで合成するものがあった。原発扱波形としては、 3 角波、-正弦波等も用いられる。

また、楽器によっては、例えばピアノやドラムのように、全発音期間がアタック、ディケィ、サステイン及びリリースの4区間に分けられ、各区間で信号の援幅(レベル)が特有の変化状態を呈するものがあり、これに対応するため、各ボイスの信号レベルが同様に変化するように、いわゆるADSR制御が行なわれる。

一方、電子楽器用の音源として、正弦波信号を低周波数の正弦波信号で周波数変調(FM)した、いわゆるFM音源が知られており、変調度を時間の函数として、少ない音源で多種多様の音声信号(本明細書ではオーディオ信号を意味する)を得ることができる。

なお、効果音の音源としてノイズ (ホワイトノイズ等) が用いられることがある。

D 発明が解決しようとする課題

な発音初期の信号波形(例えばピアノの場合には 鍵盤をたたいてからハンマーが弦に当たるまでで 動作音等の音)はそのままメモリに書き込まれて 読出されるが、基本周期の機返し波形となる部分 はその1. 應期分だけ書き込まれ、繰返して読み出 される。

ところで、このような音源データを処理する際に必要とする音源データ及び制御プログラムを一時的に格納するメモリは、比較的大容量のものを必要とし、回路構成が複雑化する不都合があった。

本発明は斯かる点に鑑み、音源データ等のデータ処理時に必要とする一時記憶用のメモリの使用 効率を上げて、装置が必要とするメモリを減るす ことを目的とする。

E 課題を解決するための手段

本発明のデータ処理装置は、例えば第1図~第 3 図に示す如く、第1の実行サイクルを有し、そのサイクルに従って実行動作を行うとともに共通のメモリ(14) に対してデータの脅込み及び読出し

を行う第1の実行手段(13)と、第1の実行手段 (13)とは異なる第2の実行サイクルを有し、この 第2の実行サイクルに従って実行動作を行うとと もに共通メモリ(14)に対してデータの哲込み及び 號出しを行う第2の実行手段(10)と、第1及び第 2 の実行手段(13).(10) のいずれか一方を選択的 に共通メモリ(14)に接続して第1及び第2の実行 手段(13),(10) のいずれか一方と共通メモリ(14) との書込み又は読出しを行わせる選択手段(77)。 (78), (79) と、第1の実行手段(13)が共通メモリ (14)に対して春込み及び読出しを行わない非アク セス期間において第2の実行手段(10)が共通メモ リ(14)に対する普込み及び読出しを可能にするよ うに選択手段(77)、(78)、(79) を制御する制御手 段(74)と、第2の実行手段(10)が共通メモリ(14) に対して自込み及び読出しを行う期間が非アクセ ス期間と略一致するようにデータを保持する第2 の実行手段(10)と共通メモリ(14)との間に設けら れた保持手段(10a) とを有するものである。

そして、(10) は電子楽器としてのデジタル信号 処理装置 (DSP) を全体として示し、信号理 部(11) 及びレジスタRAM(12) が含まれる。ROM(1)の各種音源データのうちの所望のデータを経RA CPU(13) に制御されて、信号処理部(11)を経RA して外部RAM(14) に転送合わる。この外部をRA M(14) は例えば64kBの容量を有し、1回のメモの がフセス時間は例えば 330nsで、音がよる。RAM(12) で、CPU(13) のブログラムもいられる。同様に各 で、CPU(13) のブログラムをある。RAM(12) する知知データ等が格納されたレジス及方からそれ では号処理部(11) 及びCPU(13) の及方からそれ ぞれ時分割で用いられる。

外郎 R A M (14) から読み出された音源データは、 信号処理部(11) において、前述のBRRニンコー ドと逆のBRRデコード処理により、もとの音源

F 作用

本発明のデータ処理装置によると、第1の実行手段(13)と第2の実行手段(10)とでアクセス期間を分けるようにしたことで、1個のメモリ(14)が双方の実行手段(10)、(13)に共通で使用でき、このメモリ(14)の使用効率が向上し、メモリを節約することができる。

C 実施例

以下、第1図~第6図を参照しながら、本発明による電子楽器の一実施例について説明する。

G: 実施例の全体の構成

本発明の一実施例の全体の構成を第6図に示す。 第6図において、(1)は外部に設けられたROM カートリッジ等の音源ROMであって、前述のようにデジタル録音された、例えば16ビットの各種 楽器の多様なデータが準瞬時圧縮されて、例えば 4ビットにピット・レート低減(BRRエンコー ド)され、ブロック化されて格納される。この場

データに復した後、必要に応じて、さきに述べたようなADSR処理、ピッチ変換等の各種処理を施される。処理後のデジタル音声信号は、D-A変換器(2)を介して、スピーカ(3)に供給される。

G 2 実施例の要部の機成

本発明の一実施例の要部の構成を第1図及び第2図に示す。

本実施例では "A. "B・・・" H の 8 ポイスをそれれた及び右の 2 チャンネルに合成して出力するようになされており、各ポイス及び各チャンネルのデジタル音声信号はそれぞれ時分割で渡算の理されるが、説明の便宜上、第 1 図及び第 2 図では各ポイス 毎及び各チャンネル毎に それぞれ同じ構成の仮想的ハードゥェアを設けてある。

第1 図において、 (20A), (20B) ··· (20H) はそれぞれポイス *A, ポイス *B···・ポイス *Hに対する信号処理部であって、外部RAM(14) の端子(15) に供給される音源選択データSRC. ~hによって音源データ格納蛇(14V) から読み出され

特開平2-135564(4)

た所望の音源データがそれぞれ供給される。

この場合、本例においては非音程成分と音程成分とに分けて音源ROM(1)に記憶された楽器音を再生する際には、非音程成分のデータはポイス Aの信号処理部(20A) に供給するようにし、管程成分のデータは他のポイスの信号処理部(20B)~(20H) に供給するように後述する制御データで制御する。

信号処理部(20A) に供給された音源データは、スイッチS1.を介して、BRRデコーグ(21) に供給されて、前述のようにデータ伸長され、バッス ア A M(22) を介して、ピッチ変換回路(23) に供った。 は、端子(31a) 及び協される。スイッチS1.。には、端子(31a) 及び図の(32a) を介して、レジスタ R A M(12) (第60 図の下 (キーオフ) が供給されて、の開閉が制御アータ K O N (キーオン) 及び制御バラスタ 等の制御回路(24) 及び端子(33a) を経て、レジスタ R A M(12) からピッチ制御データ P(H). P(L) が供給されると共に、制御回路(24)には、

螺子(34a) 及びスイッチ Sz. を経て、例えばボイス # H のような他のボイスの信号が供給される。 -スイッチ Sz. には、端子(35a) を介して、レジスタ R A M(12) から制御データ FMON (F M オン) が よ供給されて、その接続状態が制御される。

ピッチ変換回路(23)の出力が乗算器(26)に供給されると共に、レジスタRAM(12)からの制御データENV(エンベローブ制御)及びADSR(ADSR制御)が、それぞれ端子(36a)及び(37a)、制御回路(27)及び(28)と切換スイッチSaa の接続状態は制御データADSRの最上位ピットによって制御される。

なお、効果音源としてノイズを用いる場合、図示は省略するが、例えばM系列のノイズ発生器の出力がピッチ変換回路(23)の出力と切り換えられて乗算器(26)に供給される。

乗算器(26)の出力が第 2 及び第 3 の乗算器(29 l) 及び(29 r) に共通に供給されると共に、レジスタ R A M (12)からの制御データしVL(左音優)及

び R V L (右音量) か、それぞれ端子(38a) 及び(39a) を介して、乗算器 (29 L) 及び(29r) に供給される。


乗 拜 器 (2.6) の 出力 の 課 時 値 0 U T X が 、 端 子 (4.1 a) を 経 て 、 レ ジ ス タ R A M (i.2) に 供 給 さ れ る と 共 に 、信 号 処 理 郎 (2.0 B) の 端 子 (3.4 b) に 供 給 さ れ る 。 ス イ ッ チ S。。の 出 力 の 波 高 値 E N V X が 、 端 子 (4.2 a) を 経 て 、 レ ジ ス タ R A M (1.2) に 供 給 さ れ る 。

また、破線で示すように、信号処理部(20A) の端子(41a) の出力を、信号処理部(20B) の端子(36b) に供給することもできる。

レジスタ R A M (12) 上の各制御データのマップ を次の第 1 表及び第 2 表に示す。

アドレス	レジスタ
0 0 1 2 3 4 5 5 6 7 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	L V L R V L P (L) P (H)
0 7 0 8 0 9	ボイス " A A D S R (2) E N V S R C ENVX GUTX
2 6 ~ 2 9	ポイス * C
30~39	ポイス ^プ D
40~49	ポイス * E
50~59	ポイス # P
60~69	ポイス *G
70~79	ボイス # H

第 1 表



アドレス	レジスタ
0 CCCC	K O N K O P FNON N O N (ノイ ズ オ ン) ::
DDDDDDD	RR RR LLLBNA VVDFOS
0 F ~ 7 F	C。 ~ C 7 (係数)

第 2 表

第1 妻の制御データは各ポイス毎に用意される。 第2 妻の制御データは8 ポイスに共通に用意される。アドレス 0 D以下の制御データは以下に説明する第2 図に関するものである。なお、各レジスタはそれぞれ8 ピットである。

第 2 図において、(50L) 及び(50R) はそれぞれ 左チャンネル及び右チャンネルの信号処理部であ って、第 1 図の信号処理部(20A) の第 2 の乗算器 S s n に は、 端子 (61 a), (61 b) ····(61 h) を介して、 レジスタRAM(12) から制御データEON。(エコーオン), EON。····EON。 が供給され、それ ぞれ連動して開閉される。 この場合、ボイス『Aの信号処理部(20A) で上

及び(51mr), (51er) に供給される。

以下同様に、ポイス[®] B ~ [®] H の信号処理 部(20B) ~(20H) の各出力が左及び右チャンネルの信号処 理部(50L) 及び(50R) の各加算器(51m 2). (51e 2)

両信号処理部(50L), (50R) の同じポイスに対応

するスイッチSia, Ssa; Sab, Ssb···· Sib,

(291) の出力が、端子TL。を経て、左チャンネル信号処理部(50L) の主加算器(51m l) に直接に供給されると共に、スイッチSiを介して、副加算器(51e l) に供給され、第3の乗算器(29r) の出力が、端子TR。を経て、右チャンネル信号処理部(50R) の主加算器(51er) に直接に供給されると共に、スイッチS;。を介して、副加算器(51er) に供

給される。

この場合、ポイス "A の信号処理部(20A) で上述した非音程成分の信号処理を行っているときに

は、スイッテ S・・及び S・・は閉状態にならないように制御され、非音程成分には残響音(エコー)が付加されないようにしてある。

主加算器(51ml)の出力が乗算器(52)に供給されると共に、レジスタRAM(12)からの制御データMVL(主音量)が端子(62)を介して乗算器(52)に供給され、乗算器(52)の出力が加算器(53)に供給される。

一方、副加算器(51e ℓ) の出力は、加算器(54)、外部RAM(14) の左チャンネル・エコー制御部(14E ℓ) 及びバッファRAM(55) を介して、例えば有限インバルス応答(F:R) フィルタのようなデジタル低域フィルタ(56) に供給される。エコー制御部(14E ℓ) には、端子(63) 及び(64) を介して、レジスタRAM(12) からの制御データESA(エコースタートアドレス)及びEDL(エコーディレイ)が供給される。

低域フィルタ(56) には、端子(66) を介して、 レジスタ R A M (12) から係数データ C。~ C。 が 供給される。 低域フィルタ(56)の出力が、乗算器(57)を介して加算器(54)にフィードバックされると共に、乗算器(58)に供給される。両乗算器(57)及び(58)には、それぞれ端子(67)及び(68)を介して、レジスタRAM(12)からの制御データEFB(エコーフィードバック)及びEVL(エコー音型)が供給される。

乗算器(58)の出力は、加算器(53)に供給されて、 主加算器(52)の出力と合成され、オーバサンプリ ングフィルタ(59)を介して、出力端子 Lout に導 出される。

なお、第2図の外部RAM(14E 2)及び(14Er)は、 第1図の外部RAM(14V)と同様に、それぞれ前 出第3図の外部RAM(14)の一部分であって、各 ポイス毎及び各チャンネル毎に時分割で用いられ る。

また、第1 図のバッファ R A M (22) 及び第2 図のバッファ R A M (55) も、上述と同様に、時分割で用いられる。

G。実施例の他の要部の構成

ここで、デジタル信号処理装置 (DSP) (10) とCPU(13)とが時分割で外部RAM(14)へのデ 第3図に示す。本例においては、DSP(10)とC P U(13) の失々のバスラインを、ラッチ回路(1Ca) 及び(13a) とスイッチ(77),(78) 及び(79)を介し て外部RAM(14)と接続する。即ち、DSP(10) のアドレスパス、データパス及びコントロールパ スを、夫々ラッチ回路(10a) を介してバスライン 切換用のスイッチ(??),(?8) 及び(?9)の第1の固 定接点(77a),(78a) 及び(79a) に接続し、CPU (13) のアドレスバス、データバス及びコントロー ルパスを、夫々ラッチ回路(13a) を介して、スイ ッチ(77), (78) 及び(79)の第2の固定接点(77b). (78b) 及び(79b) に接続する。そして、夫々のス イッチ(77), (78) 及び(79)の可助接点(77m), (78m) 及び(79m) を、夫々外部RAM(14)のアドレスバ ス、データバス及びコントロールバスに接続する。 そして、水晶発振子(71a) が接続された発振器

(71) よりの周波数信号を、第1の分周器(72) 及び第2の分周器(73) に供給し、第1の分周器(72) が 上出力する分周信号をDSP(10) にクロック信号として供給すると共に、時分割制御回路(74) に制御 ークロック信号として供給する。そして、この時分割制御回路(74) が出力する切換制御信号により各スイッチ(77),(78) 及び(79) の切換を制御する。

また、この時分割御回路(74)が出力する時分別間信号を比較器(75)の一方の入力端子に供給を比較器(75)の一方の入力端子に供給をして発行(75)の他方の入力端子に供給する。そしり独立に供給する。また、第2の分のことを検出し、一致検出する。また、第2の分のとでの入力端子に供給する。また、第2の分のとでの入力端子に供給する。そして、のの人がのしたの入力端子に供給する。CPU(13)にクロック信号として供給する。

ここで、この同期回路の動作を第4図に示すと、

そして、第2の分周器(73)は、第1の分周器(72)の4倍の分周比に設定され、DSP(10)のクロック信号の1/4の周波数信号が出力され、この周波数信号が、第4 図Cに示す如く、CPU(13)にクロック信号として供給される。このとき示すのにクロック信号として供給される。このとを示するので、時分割信号に同期して変化する信号となかける。 競及入時等において、時分割信号とか比較器

(75) で検出されると、ANDゲート(76) に一致検出信号が供給されなくなり、このANDゲート (76) からCPU(13) にクロック信号が供給されなくなる。即ち、第4図Cに示したCPU(13) のクロック信号は、時分割信号とマシンサイクル信号との位相が異なることで、破線で示すバルスが欠落し、マシンサイクルが半サイクル移動して、正常な状態になる。

G、 実施例の動作

次に、本発明の一実施例の動作について説明する。

音源データ格納部(14V) には、例えばピアノ、サキソホン、シンバル・・・のような各種楽器の音源データが 0~255 の番号を付けて格納されており、ピナノ等の非音程成分を有する音源データは、非音程成分と音程成分とで異なる番号を付けて格納される。そして、音源選択データ S R C。~ h によって選択された 8 個の音源データが、各ポイスの信号処理部(20A) ~(20H) において、時分割

でそれぞれ所定の処理を施される。

本実施例において、サンプリング周波数 f s は例えば44.1kHz に選定され、1 サンプリング周期 (1/fs) 内に8 ポイス及び2 チャンネルで例えば合計 128 サイクルの演算処理が行なわれる。1 演算サイクルは例えば179nSec となる。

本実施例において、各ポイスの発音の開始(キーオン)と停止(キーオフ)とを示すスイッチの計画は、通常とは異なり、別々ののラグを用いて行なわれる。即ち、制御データKON(キーオン)及びKOF(キーオフ)が別々に用意される。両制御データはそれぞれ8ピットであって、別々のレジスタに替き込まれる。各ピットDo~D、が各ポイス『A~『Hのキーオン、キーオフにそれぞれ対応する。

これにより、使用者(音楽ソフト製作者)はキーオン、キーオフしたいポイスだけにフラグ "1" を立てればよく、従来のように、例えば個々の音符ごとに、変更しないピットを一旦バッファレジスタに替き込むプログラムを作製するという頂わ

しい作業が必要なくなる。

そして、本実施例では "A~"Hの8 ボイスを時分割で信号処理するため、ピッチ変換回路(23)においては、前後各 4 サンブルの入力データに基いて補間遺算、即ちォーバーサンブリングを行ない、入力データと同一のサンブリング周波数「sでピッチ変換を行っている。所望のピッチは制御データ P(H) 及び P(L) で表わされる。

なお、この P(l) の下位ピットを 0 にすれば、 補間データの不均一な間引きを回避することがで きて、ピッチの細かい揺らぎが発生せず、高品質 の再生音が得られる。

端子(35a) からの制御データFMONにより、スイッチS・・が閉成されると、前述のように端子(34a)に供給される、例えばボイス "Hの音声信号データがピッチ制御データP(E)、P(L) に代入されたようになって、ボイス "Aの音声信号が周波数変調(FM)される。

これにより、変調信号が例えば数ヘルッの超低 周波の場合は彼変調信号にピブラートがかかり、

可聴周波の変調信号の場合は被変調信号の再生音の音色が変化して、特別に変調専用の音源を設けずとも、サンプラ方式でFM音源が得られる。

なお、制御データFMONは、前述のKONと同様に 8 ビットのレジスタに巻き込まれ、各ビット D。~ D。 がポイス * A ~ * Hにそれぞれ対応する。

乗算器(26) においては、制御データENV及び ADSRに基いて、ピッチ変換回路(23) の出力信号のレベルが時間的に制御される。

即ち、制御データADSRのMSBが"1"の場合、スイッチSolは図示の接続状態となってADSR制御が行なわれ、制御データADSRのMSBが"0"の場合にはスイッチSolが図示とは逆の接続状態となってフェーディング等のエンベローブ制御が行なわれる。

このエンベローブ制御は、制御データENVの上位3ビットにより、直接指定、直線または折線フェードアウトの5モードを選択することができ、各モードの初期値には現在の波高値が採用される。

また、ADRS制御の場合、信号レベルは、アタック区間でのみ直線的に上昇し、ディケィ、サステイン及びリリースの3区間では指数的に下降する。そして、フェードイン及びフェードアウトの時間長は、制御データENVの下位5ピットで指定されるパラメータ値に応じて各モード毎に適宜に

同様に、アタック及びサスティンの時間長は制御データADSR(2)の上位及び下位の各くピットで指定されるパラメータ値に応じて設定され、サスティンレベルと、ディケィ及びリリースの時間長とは、制御データADSR(1)の各2ピットで指定されるパラメータ値に応じて設定される。

本実施例では、演算回数を減ずるため、上述のように、ADSRモードのアタック区間において、信号レベルが直線的に上昇するようになっているが、ADSRモードをエンベローブモードに切換え、アタック区間に折線フェードインモードを対応させると共に、ディケィ、サステイン及びリリースの3区間に指数フェードアウトモードを対応させて、

設定される。

より自然なADSR制御をマニュアルに行なうことが できる。

また、乗算器(26)の信号出力及びエンベローブ 制御入力をそれぞれ端子(41a) 及び(48a) からと ジスタRAM(12) に供給し、サンブル周期ごとに 吉き換えることにより、例えば同じ楽器の音源デ ータからそれぞれピッチが大きく異なる複数の音 声信号を得るような場合、所定ADSRバターンと異 なる任意のエンベローブ特性の音声信号が得られ る。

第2図の信号処理部(50L) 及び(50R) においては、スイッチ S_{AB} , $S_{S_{AB}}$; $\sim S_{AB}$, $S_{S_{AB}}$ が端子 (61a) \sim (61h) からの制御データ E O N(E O N) によりそれぞれ閉成されて、エコーをかけるべきボイスが選択される。制御データ E O N は前出第2表に示すように、8 ビットのレジスタにむき込まれる。

副加算器(51e l) から出力される各ポイスに付与されるエコーの遅延時間は、端子(64) からエコー制御部(14 E l) に供給される制御データE D L によ

って、例えばり~255msec の範囲で左右のチャンネルで等しく指定される。また、先行及び後続エ、コーの振幅比は、端子(67) から乗箕器(57) に供給される、符号付 8 ピットの制御データ E F B によっり左右のチャンネルで同相に設定される。

なお、端子(63) からの制御データESAは、外郎RAM(14) のうち、エコー制御に用いる部分の 先頭アドレスの上位 8 ピットを与える。

また、FIRフィルタ(56)には、端子(66)から符号付8ビットの係数 $C_0 \sim C_0$ が供給されて、 聴感上、自然なエコー音が得られるように、フィルタ(56)の通過特性が設定される。

上述のようにして得られたエコー信号は、 聚年器 (58) において制御データ E V しを 乗算されて、 乗算器 (52) において制御データ M V しを 乗算された主音声信号と加算器 (53) で合成される。 両制御データ M V し及び E V しは、いずれも符号なし 8 ビットであって、相互に独立であり、左右のチャンネルについてもそれぞれ独立である。

これにより、主音声信号、エコー信号をそれぞ

れ独立にレベル制御することができて、原音響空間をイメージさせるような、臨場感に富む再生音場を得ることができる。

Gs実施例の要部の動作

次に、DSP(10)とCPU(13)とが時分割で外部RAM(14)とのデータの入出力を行う動作を、第5図を参照して説明する。

本例の場合、例えば外部RAM(14)の1回のアクセス時間を約 330nsとし、DSP(10)の1回のメモリアクセス時間を約 240nsとする。また、CPU(13)の1マシンサイクルを約1 μ sとし、この1マシンサイクル中の約 375nsを1回のメモリアクセス時間とする。

ここで、上述した第3図の同期回路より、DSP(10)のクロック信号とCPU(10)のクロック信号とCPU(10)のクロック信号と時分割信号とか、第5図A、B、Cに示す如く正常な状態で得られているとする。このとき、CPU(13)の各メモリナクセス期間M。は、第5図Dに示す如く、1マシンサイクルSの後半部に

設定される。そして第 5 図 E に示す如く、この 1 マシンサイクル S 中の前半に、 D S P (10) の 2 回のメモリアクセス期間 M o , 及び M o 2 が設定される。一方、外部 R A M (14) の 1 回のアクセス時間は約 330 ns で、第 5 図 G に示す如く、 1 マシンサイクル S 中に 3 回のアクセス M o , ', M c 2 ', M o ' が

等間隔で設定される。

特開平2-135564(9)

(79b) に接続させるように、第5図Fに示す如き切換制御信号を出力する。そして、CPU(10)に接続されたラッチ回路(10a) は、DSP(10)の1回目のアクセス期間Mo.の各バスラインの信号を外部RAM(14)の1回目のアクセス期間Mo.の各バスラインの信号を外部RAM(14)の2回目のアクセス期間Mo.の各バスラインの信号を外部RAM(14)の2回目のアクセス期間Mo.が終了するまでホールドさせる。また同様に、CPU(13)に接続されたラッチ回路(13a) は、CPU(13)のアクセス期間Mcの各バスラインの信号を外部RAM(14)の3回目のアクセス期間Mcが終了するまでホールドさせる。なおはCPU(13)により制御される。

このようにして、 D S P (10) と C P U (13) とが 時分割で 1 個の外部 R A M (14) を共用で使用する ようになり、外部 R A M (14) の使用効率が向上し、 少ない数のメモリで D S P (10) と C P U (13) との データ処理用の外部 R A M (14) が 構成できる。そ して、DSP(10) とCPU(13) とはメセリアクセス期間が異なるのが毎間隔に調整され、例えば本例においては、約 330ns 毎に 1 回のアクセスが行われるので、比較的低速でアクセスが行われる比較的安価なメモリ装置を外部RAM(14) として使用できるようになる。

なお、上述実施例は、DSP(19)として比較的アクセス速度の速いものを使用し、CPU(13)として比較的アクセス速度の遅いものを使用して経合せた場合の一例について述べたもので、この実施例に限定されるものではなく、組合せるデータ実行手段とメモリのアクセス速度に応じて、各アクセス期間の調整状態は適宜設定すればよい。

さらにまた、本発明は上述実施例に限らず、本 発明の要旨を逸脱することなく、その種種々の構 成が取り得ることは勿論である。

E 発明の効果


本発明のデータ処理装置によると、1個の外部 メモリを2組のデータ実行手段で共用するように


したので、メモリの使用効率が向上し、メモリを 節約することができる利益がある。


図面の簡単な説明

第1回、第2回及び第3回は本発明のデータ処理装置の一実施例の要部の構成を示すブロック図、第4回及び第5回は夫々第1回例の説明に供するタイミング図、第5回は本発明の一実施例の全体構成を示すブロック図である。


(10) はデジタル信号処理装置、(10a) はラッチ回路、(12) はレジスタRAM、(13) はCPU、(13a) はラッチ回路、(14) は外部RAM、(14V) は音源データ格納部、(14E ℓ)、(14Er) はエコー制御部、(20A)、(20B) ・・・(20H)、(59L)、(50R) は信号処理部、(74) は時分割制御回路、(77)、(78)、(79) はスイッチである。








実施例の要部 第 2 図





IIS PAGE LEFT BLANK